Verilog | DBpedia LatAm

Verilog es un lenguaje de descripción de hardware (HDL, del Inglés Hardware Description Language) usado para modelar sistemas electrónicos. El lenguaje, algunas veces llamado Verilog HDL, soporta el diseño, prueba e implementación de circuitos analógicos, digitales y de señal mixta a diferentes niveles de abstracción.

rdfs:comment	Verilog es un lenguaje de descripción de hardware (HDL, del Inglés Hardware Description Language) usado para modelar sistemas electrónicos. El lenguaje, algunas veces llamado Verilog HDL, soporta el diseño, prueba e implementación de circuitos analógicos, digitales y de señal mixta a diferentes niveles de abstracción. (es)
foaf:isPrimaryTopicOf	wiki-latam:Verilog
rdfs:label	Verilog (es)
Is foaf:primaryTopic of	wiki-latam:Verilog
dcterms:subject	dbpedia-latam:Categoría:Lenguajes_de_descripción_de_hardware
prov:wasDerivedFrom	wiki-latam:Verilog?oldid=72556337
dbpedia-owl:wikiPageExternalLink	<http://ieeexplore.ieee.org/xpl/standardstoc.jsp?isnumber=20656&isYear=2001> <http://www.verilog-ams.com).> <http://www.verilog.com> <http://www.veripool.org>
dbpedia-owl:wikiPageID	250619 (xsd:integer)
dbpedia-owl:wikiPageLength	5338 (xsd:integer)
dbpedia-owl:wikiPageOutDegree	46 (xsd:integer)
dbpedia-owl:wikiPageRevisionID	72556337 (xsd:integer)
prop-latam:wikiPageUsesTemplate	dbpedia-latam:Plantilla:Bueno
dbpedia-owl:wikiPageWikiLink	[41 values]
Is dbpedia-owl:wikiPageWikiLink of	[22 values]