El esfuerzo lógico (logical effort) es concepto acuñado por Ivan Sutherland y Robert Sproull in 1991, que permite obtener estimaciones de retardo en circuitos CMOS basándose únicamente en la topología del camino combinacional. El método del esfuerzo lógico permite, dada una función lógica, encontrar cuál es la estructura de puertas lógicas que obtiene el menor retardo de propagación. Esta técnica es útil para cálculos rápidos y cualitativos de circuitos sencillos.
Autor |
|
Año |
|
rdfs:comment |
|
Editor |
|
foaf:isPrimaryTopicOf | |
Isbn |
|
rdfs:label |
|
Is foaf:primaryTopic of | |
dcterms:subject | |
Título |
|
Url | |
prov:wasDerivedFrom | |
dbpedia-owl:wikiPageExternalLink | |
dbpedia-owl:wikiPageID |
|
dbpedia-owl:wikiPageLength |
|
dbpedia-owl:wikiPageOutDegree |
|
Is dbpedia-owl:wikiPageRedirects of | |
dbpedia-owl:wikiPageRevisionID |
|
prop-latam:wikiPageUsesTemplate | |
dbpedia-owl:wikiPageWikiLink | [11 values] |
Is dbpedia-owl:wikiPageWikiLink of |