Es una interfaz similar a FSB pero está en ámbito de memoria caché. Refiriéndose a la arquitectura de microprocesadores de computadoras, un bus posterior (BSB) o back-side bus es un bus o interfaz que interconecta la memoria cache de nivel 1 (L1), el núcleo del procesador y la caché de nivel 2 (L2) a través de buses de direcciones y buses de datos.

rdfs:comment
  • Es una interfaz similar a FSB pero está en ámbito de memoria caché. Refiriéndose a la arquitectura de microprocesadores de computadoras, un bus posterior (BSB) o back-side bus es un bus o interfaz que interconecta la memoria cache de nivel 1 (L1), el núcleo del procesador y la caché de nivel 2 (L2) a través de buses de direcciones y buses de datos. (es)
foaf:isPrimaryTopicOf
rdfs:label
  • Bus posterior o BSB (es)
Is foaf:primaryTopic of
dcterms:subject
prov:wasDerivedFrom
dbpedia-owl:wikiPageID
  • 1259224 (xsd:integer)
dbpedia-owl:wikiPageLength
  • 891 (xsd:integer)
dbpedia-owl:wikiPageOutDegree
  • 19 (xsd:integer)
Is dbpedia-owl:wikiPageRedirects of
dbpedia-owl:wikiPageRevisionID
  • 69575420 (xsd:integer)
dbpedia-owl:wikiPageWikiLink [13 values]
Is dbpedia-owl:wikiPageWikiLink of