Es una interfaz similar a FSB pero está en ámbito de memoria caché. Refiriéndose a la arquitectura de microprocesadores de computadoras, un bus posterior (BSB) o back-side bus es un bus o interfaz que interconecta la memoria cache de nivel 1 (L1), el núcleo del procesador y la caché de nivel 2 (L2) a través de buses de direcciones y buses de datos.
rdfs:comment |
|
foaf:isPrimaryTopicOf | |
rdfs:label |
|
Is foaf:primaryTopic of | |
dcterms:subject | |
prov:wasDerivedFrom | |
dbpedia-owl:wikiPageID |
|
dbpedia-owl:wikiPageLength |
|
dbpedia-owl:wikiPageOutDegree |
|
Is dbpedia-owl:wikiPageRedirects of | |
dbpedia-owl:wikiPageRevisionID |
|
dbpedia-owl:wikiPageWikiLink | [13 values] |
Is dbpedia-owl:wikiPageWikiLink of |